

⑫ 公開特許公報(A)

昭62-47163

⑮ Int. Cl.⁴

識別記号

庁内整理番号

⑬ 公開 昭和62年(1987)2月28日

H 01 L 29/78
29/52
29/60
29/62

8422-5F

審査請求 未請求 発明の数 1 (全5頁)

⑭ 発明の名称 絶縁ゲート型電界効果トランジスタ

⑰ 特 願 昭60-187921

⑱ 出 願 昭60(1985)8月27日

⑲ 発 明 者 山 田 耕 一 門真市大字門真1048番地 松下電工株式会社内

⑳ 出 願 人 松下電工株式会社 門真市大字門真1048番地

㉑ 代 理 人 弁理士 竹元 敏丸 外2名

明 細 書

1. 発明の名称

絶縁ゲート型電界効果トランジスタ

2. 特許請求の範囲

(1) 第1導電型キャリアを導通する絶縁ゲート型電界効果トランジスタのゲート絶縁膜上に配置するゲート電極として第1導電型多結晶シリコンを用い、チャネル領域上の前記ゲート電極の部分を第2導電型多結晶シリコンとするゲート構造よりなる絶縁ゲート型電界効果トランジスタ、

(2) 第1導電型キャリアを導通する絶縁ゲート型電界効果トランジスタのゲート絶縁膜は、チャネル領域上のみを薄くして、ソース領域側のゲート絶縁膜およびドレイン領域側のゲート絶縁膜を前記チャネル領域上のゲート絶縁膜より厚くして成る第1項記載の絶縁ゲート型電界効果トランジスタ、

(3) ゲート絶縁膜をチャネル領域と該チャネル領域より不純物濃度の高いソース領域の表面を同

(1)

時に熱酸化することにより得られるゲート酸化膜で形成して成る第1項又は第2項記載の絶縁ゲート型電界効果トランジスタ、

3. 発明の詳細な説明

〔技術分野〕

本発明は絶縁ゲート型電界効果トランジスタに関する。

〔背景技術〕

絶縁ゲート型電界効果トランジスタでは、より高周波で動作させるために、高い伝達コンダクタンス、短チャネル化が要求されている。従来の絶縁ゲート型電界効果トランジスタの一例として縦型nチャネル2重拡散DMOSFETを第1図に示す。第1図に示したDMOSFETのようにチャネル領域3のゲート酸化膜6上にゲート電極7を配置する構造ではチャネル部を短くして伝達コンダクタンスを大きくしようとすると、短チャネル効果によりしきい値電圧以下のゲート電圧印加の場合でもドレイン電流が生じる。短チャネル効果をなくするためにはチ

(2)

ヤネル領域3にイオン注入を行い、不純物濃度を高くしなければならぬ問題がある。

〔発明の目的〕

本発明は上記事由に鑑みてなした発明であつて、その目的とするところは高い伝導コンダクタンスを有し、より高速で動作する絶縁ゲート型電界効果トランジスタを提供することにある。

〔発明の開示〕

上記の目的を達成するために、本発明は絶縁ゲート型電界効果トランジスタ(MISFET)のゲート電極として多結晶シリコンを用い、チャネル領域上のみをnチャネルMISFETの場合、p型多結晶シリコンにpチャネルMISFETの場合、 N^+ 型多結晶シリコンにすることを第1の要旨とし、またさらに加えて絶縁膜はチャネル領域上のみを薄くしてソース領域側およびドレイン領域側を厚くするゲート構造により、高い伝導コンダクタンスを実現し、かつ短チャネルに伴つて必要となるイオン注入を用いるチャネルドーブも不要となる絶縁ゲート型電

(3)

図の実施例は、本発明よりなる同様のゲート構造を示しており、ともにnチャネルの場合である。Pチャネルのタイプの場合は第2図および第3図のN型領域とP型領域を交換すればnチャネルの場合と同様に構成できる。

第2図および第3図に示した多結晶シリコンゲート電極7a, 7b, 7cはチャネル領域3の上部分をP型多結晶シリコン7aとし、ソース側の7b、ドレイン側の7cは N^+ 型多結晶シリコンとなつている。また多結晶シリコンゲート電極7の下のゲート絶縁膜であるゲート酸化膜6a, 6b, 6cはチャネル領域3の上の部分6aが、ソース側の6b、ドレイン側の6cよりも薄くなつている。このような構造の多結晶シリコンゲート電極7およびゲート酸化膜6の構造を用いると、伝導コンダクタンスを飛躍的に向上させ、短チャネル現象を抑制することができる。すなわち、チャネル領域3の上の部分のゲート酸化膜6aのみを薄くすることにより、ゲート電圧の静電誘導効果が主としてチャネル部分にのみ働くようにする

(5)

界効果トランジスタをその要旨とするものである。

以下本発明の一実施例を第2図乃至第10図に基づいて説明する。図面に在いて、1は N^+ 型エピ層、2は N^+ 型半導体基板、3はP型のチャネル領域、3aはP型チャネルベース領域、4は N^+ 型ソース領域、5は P^+ 型つぎ出しベース領域、6はゲート酸化膜、6aはチャネル領域上の薄いゲート酸化膜、6bはソース側のゲート酸化膜、6cはドレイン側のゲート酸化膜、7は N^+ 型多結晶シリコンゲート電極、7a, 7b, 7c各々はチャネル領域上、ソース側、ドレイン側の多結晶シリコンゲート電極(7aはP型、7b, 7cは N^+)、8はバッシベーション膜、9はソース電極、10はドレイン電極、11はP型半導体基板、12は基板電極である。

第2図および第3図は各々本発明の一実施例であり、第2図は縦型絶縁ゲート型電界効果トランジスタの断面図であり、第3図は横型絶縁ゲート型電界効果トランジスタである。第2図および第3

(4)

ことができ、チャネル部分の電位をゲート電圧により効率的に制御することができるようになり、伝導コンダクタンスは飛躍的に改善される。さらに、チャネル領域3の上の部分の多結晶シリコンをP型とすることにより、P型多結晶シリコンゲート7a、ゲート酸化膜6a、P型のチャネル領域3で形成される多結晶シリコン一酸化一結晶半導体の積層構造における境界条件により、チャネル領域3は反転しにくい電位分布となり、チャネル領域3は短チャネルにしてもしきい値電圧以下のゲート電圧でドレイン電流が流れる短チャネル効果が生じない。

以上のようなゲート電極およびゲート酸化膜の構造の作製方法を第2図の縦型nチャネル絶縁ゲート型電界効果トランジスタを例に、第4図乃至第10図に基づいて説明する。

第4図はゲート酸化工程前の構造を示している。 N^+ 型半導体基板にP型チャネルベース領域3a、 N^+ 型ソース領域4、 P^+ 型つぎ出しベース領域5、フィールド酸化膜6cが形成されている。

(6)

第5図は比較的低温(例えば950℃程度)でウェット(H_2O 蒸気を含む)またはパイロ(水素 H_2 + 酸素 O_2)酸化によりゲート酸化膜6a, 6b, 6c, 6d, 6eを形成した後の構造を示している。N⁺型ソース領域4の上のゲート酸化膜6dおよびP⁺型につき出しベース領域5の上のゲート酸化膜6eの酸化膜の膜厚はP型チャネル領域3の上のゲート酸化膜6aの酸化膜よりも厚くなる。上記条件の酸化では高濃度不純物領域の酸化速度が、低濃度不純物領域の酸化速度よりも大きいことを利用して上記のような構造にしているのである。

つぎに第6図に示すようにゲート酸化膜6上にN⁺型多結晶シリコン(7d)を形成する。

つぎに第7図に示すようにN⁺型多結晶シリコン(7d)上に金属(例えばアルミニウム)の薄膜を形成し、P⁺型とする多結晶シリコンゲート7aの部分上の金属をフォトリソグラフィ技術を用いてエッチングし、金属マスク13を形成し、開口部より高濃ホウ素(B⁺イオン)の注入を行う。
(7)

いて、チャネル領域上のみをチャネルと同型の不純物領域としたから、短チャネル効率が生じずさらに上記構成に加えてゲート絶縁膜をチャネル領域上のみを薄くする構造を用いることにしたから、伝達コンダクタンスを向上させ、かつ短チャネル現象を抑制する効果を奏する。

4. 図面の簡単な説明

第1図は従来型のnチャネル縦型絶縁ゲート型電界効果トランジスタの例を示す断面図、第2図は本発明によるnチャネル縦型絶縁ゲート型電界効果トランジスタの一実施例を示す断面図、第3図は本発明によるnチャネル横型絶縁ゲート型電界効果トランジスタの一実施例を示す断面図、第4図乃至第10図は本発明の一実施例である第2図の絶縁ゲート型電界効果トランジスタの作製工程順断面図である。

1はN型エピ層、2はN⁺型半導体基板、3はP型のチャネル領域、3aはP型チャネルベース領域、4はN⁺型ソース領域、5はP⁺型につき出しベース領域、6はゲート酸化膜、6aはチャネル領域
(9)

つぎに第8図に示すように金属マスク13を除去した後、B⁺イオン注入によりP⁺型とする多結晶シリコンゲート7aの領域に注入したボロンが電気的に活性になるよう熱処理を加えた後、多結晶シリコン7の不要の部分をエッチングして除去し、多結晶シリコンゲート電極7a, 7b, 7cを形成する。

つぎに第9図に示すように表面全体にパッシベーション膜を形成するパッシベーション膜はリンシリケートガラス膜やリンシリケートガラス膜にノンドープシリケートガラス膜を積層したもの等が使用される。

最後に第10図に示すようににつき出しベース領域5の上のゲート酸化膜6およびパッシベーション膜8をエッチング開口した後、この部分にソース電極9を形成する。以上のごとくして第2図に示す縦型絶縁ゲート型電界効果トランジスタが形成される。

(発明の効果)

本発明はゲート電極として多結晶シリコンを用
(8)

域上の薄いゲート酸化膜、6bはソース側のゲート酸化膜、6cはドレイン側のゲート酸化膜、7はN⁺型多結晶シリコンゲート電極、7a, 7b, 7c各々はチャネル領域上、ソース側、ドレイン側の多結晶シリコンゲート電極(7aはP⁺型、7b, 7cはN⁺型)、8はパッシベーション膜、9はソース電極、10はドレイン電極、11はP⁺型半導体基板、12は基板電極である。


特許出願人

松下電工株式会社


代理人弁理士 竹元 敏 丸

(ほか2名)


第1図




第3図




第2図






第4図



第5図





公開実用 昭和62- 47163

⑨ 日本国特許庁(JP)

⑩ 実用新案出願公開

⑫ 公開実用新案公報(U)

昭62-47163

⑬ Int. Cl.⁴

識別記号

庁内整理番号

⑭ 公開 昭和62年(1987)3月23日

H 05 K 1/02
H 01 P 3/08
H 03 H 1/00

N-6679-5F
7741-5J
7328-5J

審査請求 未請求 (全 頁)

⑮ 考案の名称 プリント板のパターン形状

⑯ 実 願 昭60-139344

⑰ 出 願 昭60(1985)9月11日

⑱ 考 案 者 関 野 明 朗 大和市深見西4丁目2番49号 バナファコム株式会社内
⑲ 出 願 人 バナファコム株式会社 大和市深見西4丁目2番49号
⑳ 代 理 人 弁理士 井 桁 貞一

明 細 書

1. 考案の名称

プリント板のパターン形状

2. 実用新案登録請求の範囲

プリント板の一面に信号ライン(1)を、他の一面に前記信号ライン(1)と平行の2本のグラウンドライン(3-1, 3-2)を形成すると共に、前記2本のグラウンドライン(3-1, 3-2)間をまたがる複数の短絡ライン(4-1 ~ 4-n)を設け、前記2本のグラウンドライン(3-1, 3-2)間の対向位置に前記信号ライン(1)が位置するよう形成し、前記信号ライン(1)と前記短絡ライン(4-1 ~ 4-n)との重合面積より前記信号ライン(1)のインピーダンスを規定するようにしたことを特徴とするプリント板のパターン形状。

3. 考案の詳細な説明

(概要)

プリント板の一面に信号ラインを、他の一面に

信号ラインとの重合面積によって信号ラインのインピーダンスを規定するグラウンドパターンが形成されたプリント板のパターン形状であって、グラウンドパターンを信号ラインと平行な2本のグラウンドラインと、該2本のグラウンドラインにまたがる複数本の短絡ラインを設けた形状、すなわち梯子状のグラウンドパターンとし、平行な2本のグラウンドライン間の対向位置に信号ラインが位置するようにプリント板のパターン形成することにより、2本のグラウンドライン間においては短絡ラインと信号ラインとの重合面積が一定となるよう構成することにより、パターンの製作過程における信号ラインとグラウンドパターンの重合位置のずれに余裕度もたせて、一定な信号ラインのインピーダンスを得ることを可能としている。

(産業上の利用分野)

本考案は所定のインピーダンスを持った信号ラインを得るためのプリント板のパターン形状に関し、特に信号ラインのインピーダンスを規定する

信号ラインとグラウンドパターンの重合面積が両者の多少のずれに影響されることなく一定となるように改良されたプリント板のパターン形状に関するものである。

プリント板上の一面に設けられた信号ラインのインピーダンスは他の面に形成されたグラウンドパターンとの対向面積やプリント板の厚さやプリント板の誘電率等によって規定される。

パターンの製作過程において信号ラインとグラウンドパターンの重合位置にずれが発生して重合面積が変化した場合、信号ラインのインピーダンスが必要とする所定のインピーダンスより変化し、信号の伝送特性がわるくなる。

そこで、パターン製作過程における信号ラインとグラウンドパターンの重合位置の多少の変化に影響されることなく一定な重合面積が得られるプリント板のパターン形状が必要とされている。

〔従来の技術〕

第2図は従来のプリント板のパターン形状の一



公開実用 昭和62- 47163

例図である。

第2図に示すように、プリント板の一面に幅 W の信号ライン1が、他の面に信号ライン1に対向して所定のピッチ T を持った一定の大きさの丸状のグラウンドパターン $2-1 \sim 2-n$ が形成されている。

信号ライン1のインピーダンスは信号ライン1の幅 W と丸形のグラウンドパターン $2-1 \sim 2-n$ とが重合した重合面積 X の合計面積によって決まる。

そこで、丸形のグラウンドパターン $2-1 \sim 2-n$ の大きさを調整して信号ライン1が所定のインピーダンスとなるようにしている。

〔考案が解決しようとする問題点〕

パターンの製作過程において、信号ライン1と丸形のグラウンドパターン $2-1 \sim 2-n$ との重合位置がずれることがある。この場合、グラウンドパターン $2-1 \sim 2-n$ が丸形状であるため両者の重合面積が変化して信号ライン1のインピーダ



ンスが変化し、インピーダンス値にばらつきが発生するといった問題がある。

本考案はこのような点に鑑みて創作されたもので、パターンの製作過程において信号ラインとグラウンドパターンとの位置にずれが生じても両者の重合面積が変わらないプリント板のパターン形状を提供することを目的としている。

〔問題点を解決するための手段〕

第1図は本考案のプリント板のパターン形状図であり、プリント板の一面に形成された信号ライン1に平行な2本のグラウンドライン3-1および3-2と、該2本のグラウンドライン3-1および3-2を短絡する複数の短絡ライン4-1～4-nを設けた、いわゆる梯子状のグラウンドパターンをプリント板1の他の一面に形成し、信号ライン1を2本のグラウンドライン3-1と3-2 nの対向位置に位置するよう構成している。

〔作用〕

公開実用 昭和62- 47163

短絡ライン 4-1 ~ 4-n の長さをできる限り長くすることによって信号ライン 1 と短絡ライン 4-1 ~ 4-n との重合位置に余裕度が得られ、パターンの製作過程における両者のパターン位置の多少の変化があっても信号ライン 1 の幅 W と複数の短絡ライン 4-1 ~ 4-n との重合面積が一定となり、所定のインピーダンスを持った信号ライン 1 が得られる。

〔実施例〕

第 1 図は本考案のプリント板のパターン形状図を示している。

第 1 図において、プリント板の一面に斜線にて示す幅 W を持った信号ライン 1 を、前記プリント板の他の一面に信号ライン 1 と平行な点線斜線で示す 2 本のグラウンドライン 3-1 および 3-2 を設け、該グラウンドライン 3-1 と 3-2 との間を複数の短絡ライン 4-1 ~ 4-n で短絡した梯子状のグラウンドパターンを形成し、信号パターン 1 を 2 本のグラウンドライン 3-1 と 3-2 間の位置

となるよう形成する。

いま、パターンの製作過程においてプリント板の一面の信号パターン1と他の一面の梯子状のグラウンドパターンとの重合位置に多少のずれが発生しても信号ライン1が平行な2本のグラウンドライン3-1と3-2との間にあれば信号ライン1の幅 W と短絡ライン4-1～4- n との重合面積 $X1$ は変わらずそれらの合計面積が一定となり、両者の位置ずれによって発生する信号ライン1のインピーダンスの変化をなくすることができる。

短絡ライン4-1～4- n の長さを位置ずれ許容差に対応して決定することにより、プリント板の効率的なパターン形成ができ信号ライン1のインピーダンスを所定の値に保つことが可能となる。

〔考案の効果〕

以上説明したように本考案によれば、信号ラインのインピーダンスを規定するグラウンドパターンを梯子状に形成することによって、パターンの製作過程で発生する信号ラインとグラウンドパターン

公開実用 昭和62- 47163

との多少の位置ずれに影響されることなく信号ラインのインピーダンスを一定に保つことができるといった効果がある。

4. 図面の簡単な説明


第1図は本考案の一実施例のプリント板のパターン形状図、

第2図は従来のプリント板のパターン形状図である。

図において、1は信号ライン、2-1 ~ 2-nは丸形状のグラウンドパターン、3-1, 3-2は平行なグラウンドライン、4-1 ~ 4-nは短絡ラインを示している。


代理人 弁理士 井 桁 貞 一





本考案の一実施例のプリント板のパターン形状図

第 1 図



従来のプリント板のパターン形状図

第 2 図

(521)

